Le contenu de cette page a été traduit automatiquement par un service tiers.

Le défi de l’ingénierie numérique

L’ingénierie numérique est une partie clé de la transformation numérique. Cependant, pour de nombreuses organisations, elle reste un peu une énigme en termes de valeur commerciale. Une partie du problème réside dans un manque d’imagination qui permettrait de dépasser le battage marketing pour se concentrer sur la manière dont l’entreprise peut en bénéficier concrètement. Ce blog explore comment une approche innovante de l’ingénierie numérique peut contribuer à révolutionner la conception de systèmes électroniques complexes en réduisant le temps et les coûts de conception, en diminuant les défaillances fonctionnelles des produits et en augmentant les rendements de fabrication.

Et si…

Aujourd’hui, les circuits intégrés (IC) et les cartes de circuits imprimés (PCB) sont conçus séparément, sur des chronologies différentes, par plusieurs équipes utilisant différentes méthodologies et outils. Les conceptions d’IC précèdent celles des PCB, car les PCB dépendent de la manière dont les IC sont conçus et emballés en tant que composants électroniques. Mais que se passerait-il si les puces de silicium, les packages d’IC et les PCB pouvaient être conçus simultanément et de manière collaborative dans le contexte des mêmes exigences système, garantissant ainsi des performances optimales du système ? Et si cela réduisait également le temps global de conception du produit et minimisait les risques de performance du produit ?

L’émergence des packages 3D IC pilotés par chiplets, ainsi que l’émergence du fil numérique géré par PLM, rendent cela possible, mais seulement si la traçabilité du fil numérique évolue pour englober :

  • L’ingénierie système basée sur les modèles (MBSE)
  • Les méthodologies de conception d’IC (puces de silicium et packages d’IC)
  • Les méthodologies de conception de PCB
  • Les solutions de gestion des données de simulation et de processus (SPDM)

Les incroyables chiplet

Les 3D IC pilotés par chiplets sont une technologie disruptive de conception et d’emballage de silicium pour créer des composants IC toujours plus puissants. Ces IC sont souvent appelés un Système en Boîtier (SiP). Les chiplets et les SiP permettent ensemble d’emballer plus de transistors dans moins d’espace, offrant des performances en constante augmentation et une fonctionnalité toujours plus complexe. Ils se traduisent également par des coûts de conception inférieurs, des cycles de conception plus rapides et des rendements de fabrication plus élevés que l’approche plus traditionnelle du Système sur Puce (SoC), comme le souligne TrendForce.

Les SiP sont créés en intégrant de petits chiplets de silicium spécifiques à une fonction, conçus et fabriqués indépendamment. Les chiplets réutilisés et nouvellement conçus sont disposés les uns à côté des autres et/ou les uns au-dessus des autres et sont interconnectés dans un seul boîtier IC physique. Les SoC, en revanche, sont créés avec une seule puce de silicium monolithique et grande qui englobe toutes les fonctionnalités requises et est placée dans un seul boîtier IC physique.

Des similitudes frappantes entre l’interposeur et le PCB

Une innovation technologique critique des SiP est le substrat d’interposeur en silicium avec des vias traversant le silicium (TSV). Sa fonction est de fournir des connexions électriques entre les chiplets. Cela est similaire à la structure de la carte de circuit imprimé à haute densité d’interconnexion (HDI PCB), sauf pour l’échelle, le matériau du substrat et le processus de fabrication. Dans les deux cas, les connexions horizontales sont imagées avec du cuivre sur les couches de substrat, et les connexions verticales sont des vias remplis de cuivre à travers les couches de substrat. Les vias se connectent également aux bossages/broches des chiplets/composants. Ainsi, les chiplets dans le SiP peuvent être interconnectés électriquement comme des composants sur PCB.

Ces similitudes entre les interconnexions physiques des SiP et des PCB ne sont pas passées inaperçues dans l’industrie, comme en témoignent les propositions visant à éliminer complètement les PCB (ici). Absolument fascinant !

Optimisation des performances

Les interconnexions dans les boîtiers IC et sur les PCB déterminent ensemble les performances globales du produit, car les caractéristiques physiques de ces interconnexions (longueur, section transversale, géométrie, emplacement) déterminent ensemble la vitesse à laquelle un signal à haute vitesse peut les traverser toutes (voir l’intégrité du signal). C’est critique car la performance est l’une des exigences les plus importantes du système électronique global, et les interconnexions impactent le taux d’horloge, le budget de timing, la distribution de puissance, la gestion thermique, et plus encore. Pourtant, l’optimisation de ces interconnexions est aujourd’hui réalisée séparément dans les puces de silicium, les boîtiers d’IC et les PCB. Les équipes de conception individuelles travaillent séparément et, par conséquent, il n’y a pas de communication ou de collaboration entre elles. Mais les chiplets et les SiP offrent une opportunité de changer cela grâce aux éléments suivants :

  • Le temps de conception des chiplets est plus court que celui des puces SoC car les chiplets implémentent moins de fonctionnalités et sont physiquement plus petits
  • Le temps de conception des boîtiers SiP est plus court que celui des boîtiers SoC en raison de la réutilisation des chiplets existants pour les fonctions standard avec des chiplets spécifiques à la conception
  • Les problèmes d’intégrité du signal des interconnexions SiP interposeur et PCB sont similaires et sont gérés avec les mêmes méthodologies de simulation

Le résultat est que le temps de conception d’un SiP se rapproche de plus en plus du temps de conception d’un PCB complexe utilisant des SiP. Cela, en théorie, permet une co-conception simultanée et une optimisation des interconnexions à travers de nouveaux chiplets (tampons d’IO et emplacements des micro-bosses), l’agencement des chiplets dans le SiP (interposeur), les interconnexions SiP/PCB, et les interconnexions PCB. L’objectif serait d’obtenir les performances les plus élevées possibles pour toute l’implémentation des interconnexions au lieu de maximiser une performance spécifique dans une partie spécifique de l’implémentation. Par conséquent, c’est là que se présente la plus grande opportunité :

Concevoir tous les niveaux d’implémentation des interconnexions électroniques simultanément tout en négociant et optimisant interactivement les contraintes au sein de ces niveaux pour s’assurer que les exigences de performance spécifiques soient collectivement respectées.

Cette optimisation devrait être réalisée en tenant compte de la façon dont les autres SiP sont conçus et interconnectés sur le même PCB.

Abstraction de la complexité

Les concepteurs de PCB continuent de travailler aujourd’hui avec des outils de mise en page manuelle (bien que fortement assistés par des algorithmes d’automatisation) pour le placement des composants et les géométries de routage des traces. Cependant, l’industrie de la conception de puces a abandonné depuis longtemps les détails de géométrie du silicium pour la synthèse d’image 100 % automatisée à partir du code généré par les langages de description de matériel (HDL) tels que Verilog ou VHDL. Si l’industrie des puces a pu le faire, pourquoi l’industrie des PCB ne pourrait-elle pas le faire à partir d’un schéma ou d’un autre modèle système de haut niveau ?

Je soupçonne que les fournisseurs d’outils de conception PCB manquaient d’incitation car ils n’avaient pas de capacité d’optimisation de co-conception à travers tous les domaines d’interconnexion.

Netlist électronique et fil numérique

Une netlist électronique est une liste de signaux nommés où chaque signal identifie tous les nœuds nommés à travers lesquels le signal passe. C’est un cas particulier de fil numérique inhérent à chaque conception électronique. Parmi d’autres choses, une netlist permet la gestion des exigences de performance réalisées par les implémentations physiques des interconnexions. Cependant, en raison de l’isolation des processus de conception de puces, de boîtiers d’IC et de PCB, chacun repose sur

un modèle de données netlist spécifique au domaine et incompatible. Cette déconnexion empêche une vue unifiée au niveau système de l’ensemble de l’interconnexion électronique à travers tous les domaines d’implémentation.

Sans traçabilité entre ces fils numériques netlist individuels, il n’est pas possible de cartographier la fonctionnalité et la performance du modèle système de haut niveau à travers tous les domaines d’abstraction et d’implémentation. Il n’est pas non plus possible de le faire simultanément tout en négociant et en optimisant les performances globales et les contraintes par domaine (encore une fois : chiplets, interposeurs, SiP, et PCB).

Fil numérique géré par PLM

Imaginez maintenant qu’un fil numérique géré par PLM (données et processus) tout-en-un puisse modéliser la traçabilité des netlists électroniques à travers tous les domaines d’interconnexion et le faire dans le contexte du modèle système global. Un modèle qui inclut la traçabilité vers les parties mécaniques, les logiciels embarqués et les faisceaux de câblage de la conception, puisqu’ils impactent également la performance du système. Et combinez cela avec la traçabilité vers toutes les informations de processus et de gestion des données de simulation (SPDM) connexes et l’analyse par intelligence artificielle (IA) basée sur des services de grands modèles de langage (LLM). Vous pouvez voir comment la conception physique complète de l’emballage électronique (chiplets, boîtiers d’IC et PCB) pourrait alors être automatiquement optimisée et implémentée à partir d’une abstraction de modèle système de haut niveau. Encore une fois, pensez à une conception en silicium dans les langages VHDL/Verilog avec une synthèse automatisée à 100 % des détails physiques.

Une connexion IA/LLM est cruciale pour cette vision. J’ai partagé quelques réflexions à ce sujet dans mon blog précédent, L’avenir de l’innovation produit et du PLM – Abstraction, fils numériques et intelligence artificielle.

L’avenir disruptif de l’EDA

Je sais que ce n’est pas ainsi que fonctionnent les outils d’automatisation de conception électronique d’aujourd’hui (EDA/ECAD). Mais ils pourraient l’être grâce aux avancées des chiplets en silicium, de l’emballage SiP, de la fabrication IC et des plateformes modernes de fil numérique géré par PLM. Si c’était le cas, cela offrirait des avantages disruptifs immenses à l’industrie en réduisant le temps et les coûts de conception, en diminuant les défaillances fonctionnelles des produits et en augmentant les rendements de fabrication. Quelle est la probabilité que cela se produise ? Assez réelle. À en juger par les diverses fusions et acquisitions entre les fournisseurs d’outils de conception électronique associés, l’aspect électronique de cela pourrait être plus proche que nous ne le pensons :

La transformation numérique et l’ingénierie numérique font déjà partie de l’environnement réglementaire à travers des initiatives telles que la politique d’ingénierie numérique du Département de la Défense DoDi 5000.97 et le Passeport Produit Numérique de l’Union Européenne (DPP). Connaissez-vous d’autres tendances disruptives résultant de l’ingénierie numérique ?

Related:
IC IC chiplets integrated circuits LLMs MBSE PCB printed circuit boards simulation and process data management SiP SPDM
Category:
Aras Insights Artificial Intelligence Customer Stories Digital Engineering Digital Thread Digital Transformation Digital Transformation